摩尔定律的逐渐失效是因为在现有的芯片制造技术下晶体管都处在一个平面上，其数量不可能无限增长下去。理论上，芯片的极限制程大约为2nm，现在的芯片制造工艺已经在逼近这个极限。虽然IBM等厂商在尝试3D芯片封装工艺以延续摩尔定律，但在3D堆叠上仍然还存在一些技术问题。

另一方面，目前我国的芯片制造行业在技术上落后于世界，较世界先进水平仍有距离。特别是先进制程工艺芯片的制造在国内仍属空白，这使得我国一些高精尖领域对芯片的需求完全依赖进口。根据统计，2020年我国在服务器和计算机中的CPU国产市占率仅为不到0.5%，国产芯片在高性能计算市场中几乎没有存在感。

如今，以中芯国际为代表的中国芯片代工厂商虽然正在迎头赶上，但要跨越发达国家在芯片领域用几十年时间累积的技术护城河，需要新的机遇。基于纳米碳材料晶体管的碳基芯片技术，也许就是未来国产芯片实现赶超的机会。

在芯片行业整体呼唤变革的当下，或许对我国来说这条路上存在新的可能。

替代硅基的次世代技术——碳基芯片

目前，由于硅基芯片的发展已经逼近极限，各大芯片厂商纷纷寻找芯片行业在未来新的发展方向，碳基芯片就是这其中一颗闪亮的新星。

碳基芯片即基于纳米碳材料晶体管制造的芯片，碳基芯片已经被国内外众多学者和知名芯片制造企业认为是最可能代替硅基芯片的次时代技术。

由于石墨烯和纳米碳管特殊的几何结构，电子在这些材料中的传输速度大大超出了目前的硅基材料。同时，纳米碳结构中没有金属中那种可以导致原子运动的低能缺陷或位错，使得其能够承受的电流强度远远高出目前集成电路中铜互连能承受的电流上限。

这些性质使得纳米碳成为了最理想的纳米尺度的导电材料。

用纳米碳作为材料制造的晶体管，在实验室环境下，其功耗表现优于硅晶体管5倍；碳基集成电路的功耗综合表现优于当前技术50倍。

此外，纳米碳材料加工温度低，工作功耗低的特点，使得其易于三维异构集成，能够克服三维集成电路面临的技术问题。理论上，采用纳米碳材料的三维集成电路与硅基三维集成电路相比功耗具有1000倍的综合优势。

对于我国在芯片领域技术落后的现状，碳基芯片的制造还具有成本低，门槛低的优点。

碳基芯片的材料决定了采用在芯片制造领域中相对简单的平面器件工艺，就可以实现5nm制程。另外，碳基芯片的制造仍然可以沿用目前的硅基芯片制造设备，且在设备比目前先进制程工艺设备落后三代的情况下，仍然可以使得芯片性能与目前先进硅基芯片相当，这使得我国芯片制造行业在新赛道上突破“卡脖子”成为可能。

要想实现碳基芯片的量产，高质量的碳晶体管制备技术至关重要。根据IBM沃森研究中心对碳纳米管集成电路的规划，理想的碳纳米管材料应为定向排列的碳纳米管阵列，最佳间距为5-10nm，即碳管排列密度为100~200根/μm。此外，纳米碳管半导体纯度必须大于99.9999%，该纯度也被成为“六个九水平”。

目前，国内外对制备高半导体纯度碳纳米管已经有了一定的研究。2013年IBM的Cao等人制出了半导体纯度达到99%的碳纳米管，但该方法制备出的碳纳米管密度将会达到500根/μm，碳纳米管的纯度和密度都不满足生产所需。

2016年，北京大学的彭练矛研究组发现了一种“蒸发诱导自组装”的方法可以在微米尺度上排列碳纳米管。随后，该课题组在2020年通过“维度限制自组装”和“DNA限制自组装”的方法制备得到了半导体浓度符合“六个九水平”，密度保持在100~200根/μm的碳纳米管，这标志着我国碳纳米管的制备工艺已经达到了碳基芯片所需的技术奇点。

而对于碳基集成电路的探索，全世界目前都尚处在起步阶段。自2013年斯坦福大学开发出首台完全使用碳纳米管打造并能够成功运行简单程序的电脑以来，对该领域的探索就从未止步。2020年，我国彭练矛-张志勇团队最新成果中碳基集成电路速度达到了8.06GHz，处于世界一流水平。

总的来看，硅基芯片的发展总有尽头，而碳基芯片目前看来最可能是硅基芯片在未来的接棒人。目前，我国在碳基芯片上的理论和实践积累都处于世界前列，碳基芯片或许将会成为我国芯片行业突破技术护城河，走向世界的关键。

打破先进光刻机封锁，国产“芯”弯道超车的机会

对于这条芯片领域的新赛道，我国各界都相当关注。

从技术角度来讲，我国目前在芯片领域最受擎肘的并不是设计环节，而是其制造环节。台积电和三星拥有着目前最先进的5nm芯片制程工艺，而他们技术的共同点，就是使用了来自荷兰ASML公司的EUV光刻机。

一般来讲，主流光刻机技术分为DUV和EUV技术，前者意为“深紫外线”，而后者则为“极深紫外线”。DUV光刻机可以做到25nm制程，Intel凭借双工作台模式使其能够达到10nm制程工艺。但10nm以下的制程工艺，目前只有EUV光刻机才能做到。由于西方国家封锁，我国芯片制造企业目前无法购买到EUV光刻机进行先进制程工艺芯片的制备。

但DUV光刻机完全可以满足制备5nm碳基芯片所需的工艺要求。这预示着未来也许我们可以在不依赖进口光刻机的前提下发展先进制程芯片制造技术。这实际上给予了我国芯片行业弯道超车的机会。

在2021年IMEC（欧洲微电子研究中心）的公开会议上，与会者提出了四种延续摩尔定律、打破2纳米硅基芯片物理极限的方法。在这四种方法中，碳基芯片的发展方案得到了专家组的一致认可。专家们一致认为，碳基芯片将是硅基芯片后，新一代主流芯片技术。

我国碳基芯片领军人物彭练矛院士在接受人民网采访时也曾表露，他认为碳基芯片是智慧城市运行发展的最佳选择。彭院士还预言：“十五年之后碳基芯片有望成为芯片行业主流技术。”

目前，碳基芯片还处在实验室研究的初级阶段，量产之路仍然“路漫漫其修远兮”。根据初步估算，要想真正完成碳基芯片从实验室到办公室的飞跃，至少需要确保十年以上的持续资金投入，碳基材料研究投入需要几十亿元。但由于投资回报前景不明朗，市场投资者兴趣缺缺。在这种情况下，政府的投入和支持显得尤为重要。

根据新华网消息，碳基材料将被纳入“十四五”原材料工业相关发展规划中。

另外根据彭博社报道， 2021年我国有一项发展碳基芯片以帮助中国芯片制造商克服美国制裁的计划。这足见国家政策上对碳基芯片的支持和对其未来的期望。

在可以想见的未来里，或许国产芯片真的能擎起这杆叫做碳基芯片的桨，在新时代里驶向大海彼岸的远方。雷峰网雷峰网雷峰网

昨日，在“2021全球高科技领袖论坛 - 全球CEO峰会&全球分销与供应链领袖峰会”上，Cadence公司全球副总裁石丰瑜就以上问题做了一些思考和分享。

石丰瑜本次大会谈到：“两百年前的人，跟二十万年前的人在生活上没什么变化。但是，当大家把两百年前的人类跟二十年前的人类相比，就会发现这个差距已经无法想象了。很大一部分原因是摩尔定律加速了人类的发展。

在石丰瑜看来，芯片制造商已经使用了各种手段来跟上摩尔定律的步伐，但还是无法避免摩尔定律的加倍效应已经开始放缓的事实，不断地缩小芯片的尺寸总会有物理极限。诚然，有一些真真实实的数据，证明摩尔定律发展的脚步越来越艰难。但是，各行各业的专家人士都在努力延续摩尔定律。

最后，石丰瑜表示，“万物互联”后所有的东西都需要半导体，人类对美好生活的向往与需求会激发人类努力延续摩尔定律。

以下为石丰瑜演讲全文，雷锋网在不改变愿意的基础上做出了编辑：

（一）摩尔定律加速了人类发展

今天就是要把我近期思考的一些的内容跟大家做个报告分享，在半导体行业28年，忽然间看清楚了一些事情，也不清楚对还是错，我借鉴了一些Cadence的材料，跟大家一起来探讨一下。

我在想什么？想人生，想人类。

两百年前的人，跟二十万年前的人生活上有什么差别？说实话，没啥差别，可能用的工具种类稍微多了一点。

二十万年前的人类，跟两万年前的人相比，生活上有什么差别？两万年前的人开始画画了，开始祭祀，追思自己的祖先。两万年前的人类跟两千年前的人类相比呢？两千年前开始有农业、文字，开始有一些艺术上更精美的创作。两千年前跟两百年前的人类相比呢？两百年前开始有工业革命了。再靠近几十年，电力也出现了。

可是，当大家把两百年前的人类跟二十年前的人类相比，就会发现这个差距已经无法想象了。

二十年前，其实还没有智能手机，连支付宝跟微信支付都用不了的时代。但两年前呢？大家有没有觉得，两百万年前、二十万年前、两百万年前、二十年前、两年前，以及未来，这个世界会变化什么样子？为什么？

我想通了一点，跟这位老先生（Gordon Moore）有关。我读物理的时候，基本他就是神一样的存在。1965年时他说到集成电路的发展，当时隔一阵子会讲“每两年”，我折中取了18个月。每18个月到每两年，在同一片芯片上，基本必须是同一个成本的条件之下，你能塞进去的晶体管应该是两倍，这就是所谓的“摩尔定律”。

读工程、学物理的人都知道，必须要有可观察性，要有算式可算出来。严格来讲，摩尔定律不是一个定律，是观察以后的结果。到后来，这个观察以后的结果变成了预测，预测变成英特尔公司的企业使命。又经过了二三十年，变成了半导体行业的使命，变成了我们每个人的使命，每个人都在谈摩尔定律。

用1965年到2016年（刚好是整数）相除，芯片增长了170亿倍，这个根本就无法想象，但苹果公司的M1 CPU塞进去的晶体管数量，大概就是160亿根。这个定律到底是18个月翻倍，还是24个月翻倍？这并不重要，重要的是它的量级反映在我们现在每天用的产品上。

所以过去这么多年，会有二十年、两年前这么快的发展，很大一部分都是因为摩尔定律。

（二）摩尔定律遇到了什么问题？

摩尔定律看起来很线性，其实根本不线性，它其实是指数曲线，它现在正在提速，往垂直的方向走。最近有很多人开玩笑，走上去的G点在哪？很多人说，或许会出现在2045年，我们可以期待看看摩尔定律发展下去，到2045年的时候全世界的生活会变成什么样。

几年前开始，大家看报纸和杂志都会看到，很多人都在提，摩尔定律是不是走不下去了？是不是要撞到墙了？是不是大家开始没办法跟上它的脚步了？

诚然，有一些真真实实的数据，证明这个脚步越来越艰难。

每一个节点依次上量的时间点，原来每两年有一个节点，到14nm开始已经拖慢了，10nm、7nm拖得更慢了。一个芯片的大小，做一个芯片到底能做多大？其实是用光照决定的，目前大概就是3.3公分×3.3公分的芯片。图上的红点，是server级的芯片大小，那个年代做出领先市场的CPU或GPU，大小都离光照机器人很远。但是2016年开始到2017年、2018年，慢慢开始突破光照极限了，这是从另外一个角度来看摩尔定律是不是产生了问题，对我们的生活是不是带来了影响，这是否表示，我们无法作出效能更高、算力更强的芯片？这会减缓我们整个科技进步的脚步，所以大家才会担心。

为什么会越走越慢？我们也可以看看到底这几年来遇到了什么问题。

从1965年到 0.35um、0.25um、0.18um，没有什么问题，绝大多数是工程上的问题，工程上的问题努努力就能解决。

接下来，会遇到物理上的问题。

首先，通互联。芯片越做越小，塞的晶体管越来越多，用铝布线，很快就会产生电子迁移的问题，动力变短，芯片用不了几年会坏掉，也会遇到光刻机的问题，原来用的光刻机光源不够细，要改成193的，必须从半导体制程工艺里从铝改成铜，这对制造工艺来讲是非常大的挑战。

大家看整个构造，因为有一些透镜和光学系统，要细一点，193nm的光源，极限大概是45nm，就没办法再微缩下去了。这时候就有更聪明的人在想，透镜没办法解决，能不能在透镜和微片之间加一滴水，水能够折射，把它从45nm往下微缩一些，所以最后有一个浸没式的光刻出来。

做到了28nm，然后又遇到了问题，开始漏电，所以只能换材料。原来用的是偏氧化硅的东西，中间的绝缘层要全部换掉，这种更换，代表了物理、制程上的挑战，有各式各样的实验。

再往下走大家就知道了，2D解决不了漏电、质量的问题，但是有FinFET出来，本身晶体管的构架变成了3D，就像长了一个翅膀一样。因为光源没有解决，所以从10nm、7nm开始，要用多层光照画线，原来画一条线就可以解决，现在光本身就比线要粗，怎么办？左边曝一次光，右边曝一次光，中间留下的细缝，刚好就是6nm，但制程成本会非常高。

种种的物理问题，层出不穷地出现，我们接下来还可以看到，有更多的问题要解决。不过重点是，这些问题也算解决了。

中轴，是Cadence公司为了解决这个问题写的行数，从“0.35um”一直到今天做到10nm、7nm的时候，原来几十万行、几百万行的程序，大概已经到了几千万行，完全不输一台自驾车，很难超过一台自驾车。

同样带来的问题，无论从制程上来看，还是从EDA编程角度来看，每一个晶体管的成本开始往上跳，成本触底。

1965年到触底为止，每一根晶体管的价格在每一个时代都是往下掉的，所以说不需要花脑筋，就可以往下一个制程工艺走，除非你用不了这个工艺，只要你的量不会差太多，就可以省钱，这是半导体过去几十年来发展的真正定律。

可是到了20nm、16nm后，成本开始增加了，大部分做生意的人开始问自己，到底要不要用下一代制程，用了有什么好处，省的是什么成本，如果把成本所有东西包进去，你的成本越来越高，到底能不能做？

就在20nm的时候，我也参加过行业很多讨论，大家觉得半导体几乎快走到终点了，尤其是硅，成本增加后，还有几家公司会用这个制程工艺？

16nm的时候，几家做手机的基本不做了，但是10nm的时候，还有人走下去。所以有人开始想5nm、3nm这些疯狂的技术，你要想办法继续曝光，想办法用更多新的构造，怎么可能会有人用？告诉大家，今天在中国，设计16nmFinFET以上的企业接近五十家，这仅仅是中国的数据而已。

可能很多人觉得，好日子是不是要结束了？没有不散的宴席。

1990年我在美国读书，教授是一个牛人，有一次他上课的时候跟我们讲：“孩子们，硅看起来没戏了，你们赶快另外找出路吧”。我还好没听他的话，如果听了他的话，估计现在悔得肠子得青了。

为什么他会这么说？就是因为刚才看到的这些物理的挑战。从做科研的角度来看，这些东西或许不可解决，或许解决后没有经济效益，所以赶快看看别的材料，找软件。三十年前，我还只是一个小伙子，现在变成了中年人了，摩尔定律依然还健在。

这是1955年开始半导体全世界的产值；到1980年代，半导体是为了服务To B市场，大型机、通信、交换机；90年代开始，To C出现了，PC机出现了，逐渐有一些量级出现了，跟过去的大型机的量级不一样，一旦有了数量，你就有办法摊提掉非常高的研发成本。

2016年后，To B跟To C同时间都出来了，这时候有了云，大家想想数据中心需要多少半导体？一个4G/5G的基站，需要多少的半导体，这是过去大家无法想象的。

手机和终端带来了另外一波的增长，我们现在正在享受这一波的增长。这些增长跟我刚刚讲的经济效益有什么差别？它代表的不是只有一个量级。今天如果你买一台DVD机，下一代你要买的时候，还是一台DVD机，基本你就是看电视、看片子，它变贵了，你肯定不买。你要多付钱的时候，就必须通过摩尔定律往前推进，成本要下降。

现在最大的不同在哪？手机并不只是一个娱乐的终端，云也好，5G也好，带来的附加价值，对整个经济和你个人的生产力来说，它变成了生财工具，所以价值从头到尾不应该成为问题，这就是半导体现在欣欣向荣，大家一片看好的原因。

所有的预测现在来看，2020年到2030年，半导体的产值很可能会从5000亿美金变成1亿美金，翻一番，变成一个非常巨大的行业。以我个人的行业来讲，不要跟1亿美金的行业对赌，也不要跟全世界最聪明的人对赌。现在最聪明的人想跳进去，延续摩尔定律的生命。再往后，2030年后或许不是To B或To C了，“万物互联”，所有的东西都需要半导体，所以“人类对美好生活的向往与需求会延续着摩尔定律”。

（三）如何延续摩尔定律

到目前为止我们要延续摩尔定律，主要靠光刻、新材料，或者是大家觉得比较梦幻的构架。一个晶圆厂设计出一套工艺，这些制程工艺用软件描述出来，这是不完全连续，也算连续的过程。最大的问题是，每一个人都留了一些冗余，这些冗余在摩尔定律这么艰难的状况下，基本是不应该存在的。所以芯片设计厂商、EDA公司、晶圆厂必须紧密合作，想办法从合作的环节里萃取/榨取一些价值出来，想办法把摩尔定律再往前推进一、两代。大家不要小看这些冗余和效率，跟一家公司合作，有可能会多延续半代或一代以上。

再下一步，就走到了系统。半导体也好，芯片也好，最终要服务于系统，我们有没有可能把它从系统拉进来，大家抱团做成one team，把误会全部消除，做成system-technology CO-OPTIMIZATION。

摩尔定律就说到这里，接下来我想说摩尔定律还会遇到各式各样的问题，这些问题都需要全世界最聪明的人解决，也要投入大量的金钱。不过从现在来看，未来五年、十年我们看到了一些亮光，如果大家的年纪跟我一样，我们大概可以干到退休。就算摩尔定律走不下去，还有一二十年的生命可以继续往前延续。

接下来讲讲我们会遇到什么问题。这不是摩尔定律本身带来的问题，而是摩尔定律带来的复杂度、成本定律带来的问题。包括：制造周期越来越高，设计效率越来越长，犯一个错误代价非常高昂的。

比如，送到晶圆厂生产就需要四五个月，回来发现有bug，修一修再送过去，又需要四五个月，一年时间就过去了。哪一个市场会等你一年？没有人会等你，因为成本太高了。还有找不到人的问题，培养一代半导体的专家和优秀工程师需要很长的时间，这个时间也耗不起。这些问题大家都很头疼，大家可以跟Cadence合作。

90年代我读书的时候，power讲的就是晶体管本身的power，其他的power都不是问题。现在的问题开始多了，internal的power占49%。switching（拉线）的power，你越做越细，越拉越长，阻抗越来越高，现在也占到49%，拉线拉得好不好，决定一颗芯片的功耗，也就是热的表现。

GPU里还有一个更悬乎的东西，就是有一个新的power出现，叫Glitch power，7nm占20%，5nm占30%，这个不能不管，假设有6根信号送到一个组合逻辑里，如果到的预期跟你想的不一样，先到的会跳动，所以会耗电，这个耗电能达到20%-30%，无法想象，这个不要自己解决，要让工具解决，别相信你公司老师傅的话，他解决不了的。

这个解决方式，并不是说最后芯片设计完之后才知道有这么多问题，写RTU的时候就要知道有这么多的问题出现，要马上修正。RTU怎么可能马上看到power？我们正在做这个努力，这不是一个工具的问题，是一串工具作出的解决方案，让客户现在能够算power，从RTU阶段算到最后。算一秒没什么了不起，可是今天算一秒钟，可能就需要三天或一个礼拜，那这就不是解决方案。

我们希望有一天，在很靠近的未来，就在这几个月内，我们就有一个解决方案，让你一秒钟可以在一个小时内跑完，这样你可以跑六十秒，可以看到整个power，尽早把你的构架进行修改。

包括人找不到的问题，那就多买点工具。一个人原来只用一套工具，你让一个人用三套工具怎么样？绝对用得过来，就看你的方法学、流程怎么定，看你怎么跟Cadence谈。

人工智能有很多种的方法，整个流程从构架开始，到最后步骤，切成二三十段，每一段都可以有两个选择（是非题），大家算算一共有多少。

以整套流程来算，客户会有8000多万的选择，用哪位工程师做最好的选择，设计出最小的芯片，功耗又最低？其实，未来是属于人工智能，你必须要用有智慧的人，让它用更短的时间做出来。

我常常问客户，用人工智能做什么？大部分的客户回答是“做得更小，做得更快”，我的答案还有一个，“想办法增加你的设计效率”。单个人花三个月才能设计出来的东西，如果一个人花三个礼拜就能设计好，最后的结果是一样的，芯片没有特别好，但你只要花九分之一的人力就能做好的话，你用不用？这是现在设计行业必须面临的挑战和机遇。

最后一个例子，做regression。大家做仿真的时候，最后一秒钟你的工程师跟你讲有小问题，要改一下，绝大部分跑的都是无聊、没用的工夫，都可以省略掉，但省略到哪里？你看不到。这时候如果有人工智能帮你分析，从你过去仿真的结果来看，跟你的改动无关，你可以跳过、省略，最后还可以做到一样的覆盖率，你为什么不敢试？欢迎大家跟Cadence试试看，你可以省掉一半以上的时间。

3D-IC，大家应该知道，我这里就不赘述了，我主要再讲一下它的神奇之处。

3D-IC就是把原来巨大范围的芯片切两块，比如模拟留着，数据切下来，用14nm去做模拟，最重要的数字用7nm，这是一般的做法，分成两块。

最近因为客户的需求，我们有了工具上的进步，可以做更好玩的东西。假设你现在做GPU，5nm就缩不下去了，模拟多撑了几个时代，用3nm去做，就是在浪费自己的钱。

有没有办法把一颗芯片里的抽出来，放到另一个芯片上？两个都变成了一半的大小，功耗可以变低，良品率变高，更重要的是它的性能可以更好。它跟计算单元刚好叠在一起，距离比原来更短，达到的效能完全不一样，这才是未来3D-IC真正想走的方向。

我们有一个新产品，Integrity，可以帮你全部整合在一块。

Cadence是现在全世界唯一一家有数据工具、模拟工具、PCB工具的EDA公司，两年前开始我们正式推出系统工具，你要算热、电池波都可以，目前在Cadence内部并没有整合完毕，可是我们搭了一个平台，让这些所有不同的工具，希望未来有同一个数据库/界面，你可以在同一个界面里互相调工具，希望你在还不需要流片之前就能找到问题，把芯片设计出来。

我现在充满了热血，跟大家分享未来半导体的发展有多光明、多有前途。今天时间有限，希望大家跟我们保持联络。

凌波微步成立于 2020 年，是一家专注自主研发、生产和销售半导体封装设备及提供解决方案的半导体封装设备制造商，主要生产传统封装引线键合过程中所使用到的 IC 球焊设备，对标国际厂商美国 K&S、荷兰 ASM 和日本 KAJIO 等。

据悉，本轮融资将助力凌波微步快速扩充产能，加快其在封装领域其他核心设备的研发和市场推广。

核心团队经验丰富，创始人曾创办多家半导体公司

凌波微步成立于 2020 年 12 月，核心成员来自 K&S、AMS 等国际一流的半导体设备企业，大多数成员都拥有 20 年以上的半导体设备从业经验，公司现有员工 70 人，研发人员 20 人，在常熟拥有近万平米的生产基地，深圳和新加坡均设有研发中心，总部即将坐落广州。

凌波微步创始人兼 CEO 李焕然

凌波微步创始人兼 CEO 李焕然拥有香港理工大学工业自动化硕士学位，从事半导体设备行业 30 余年，曾将在 ASM、太古科技、香港新科等多家国际知名公司任职研发和管理工作，持有多项专利，专注精密自动化设备和半导体设备的研发和生产。

李焕然本人创业经历丰富，在创办凌波微步之前曾创立过多家半导体设备相关公司。

“我喜欢挑战，特别是技术上的挑战，不太满足于平淡的工作，所以 2005 年开始，我就从一个几万人的大公司辞职创业。”谈及创业的经历，李焕然如此说道。

2002 年，香港 K&S 总部撤除后，李焕然同其在香港 K&S 的朋友共同成立一家专注 K&S 二手球焊机销售和服务的公司。

2005 年，李焕然又同朋友合作在深圳成立一家公司，提供半导体及微电子行业自动化解决方案，其中为德国 Hesse 公司设计生产的自动送料系统获得发明专利，该系统后续成为世界上销量最大的高端半导体楔焊系统。

2010 年，李焕然与其合作伙伴投入应用于直插式 LED 球焊机的研发，在市场需求下，于 2019 年重新组建团队，研发 IC 球焊机，直到 2020 年 12 月创立凌波微步。

创新工场投资董事兼半导体总经理王震翔表示，创新工场在研究半导体设备赛道时发现，半导体设备涉及到多学科、跨学科的研究，开发周期长，成本高，人才需求大且十分难寻。

但王震翔看好凌波微步，“凌波微步的团队，创始人李焕然拥有 30 多年的行业积累，核心团队来自 K&S、ASM，具备跨领域和多重 know-how 的积累，我们非常惊喜。”

掌握三大核心技术，预计年产量可达 2000 台

如果将半导体设备进一步细分，可以分为晶圆制造设备、封装设备、测试设备和其他设备。

IC 球焊机是封装设备市场难度最高的核心设备，市场占比 30%。半导体封装工艺可以分为传统封装和先进封装，当下的集成电路封装绝大多数依然采用传统封装，引线键合作为传统封装中的关键工序，IC 球焊机不可或缺。在引线键合设备市场中，90% 以上的键合设备都是 IC 球焊机。

球焊机的生产流程包括零部件设计、加工、组装和整机、程序的设计组装等。凌波微步产品的零部件组装由供应商进行，其余设计、组装、调试和质量控制等流程由凌波微步自行完成。

尽管 IC 焊球机的知名度不如光刻机，但也需要用到超声波焊接技术、运动控制技术、精密机械技术等逼近物理极限的高门槛技术，同大多数半导体设备一样被少数国际巨头所垄断。在凌波微步之前，尚未有国产厂商在这一市场实现量产。

李焕然介绍到，凌波微步 IC 球焊机具备“快、准、稳、慧”四大特点。

具体而言，球焊机的 XY 平台加速至 100 公里/小时仅需 0.2 秒，Z 轴焊头加速至这一速度仅需 0.02 秒；而在高速运动后，XY 平台可以精确停在所需位置，精度在 ±2 微米内；同时，焊接力可控制在 ±1g，相当于 200 倍法拉利速度轻触婴儿皮肤；该设备在使用过程中高度智能化和自动化，极少有人工介入。

凌波微步也拥有 VR 线弧、全闭环力控和 20K 采样频率运动控制等 3 项核心技术。可视化 VR 线弧技术让连接芯片焊盘和引脚的引线编辑容易更改；全闭环力控能够精准控制焊接力，保证焊接质量；运动控制的采样频率确保高精度和高速度。

同国外厂商相比，凌波微波在价格和服务方面占据一定优势。

此前，一家电源管理 IC 客户的芯片需要封装 7 颗 3 种不同类型的 Die （裸片，指从晶圆上切割出来的一块具有完整功能的芯片），键合线达 20 条，该电源管理 IC 和传统的 1-1.5 mil 球焊不同，采用了 2.5 mil 的铜线。凌波微步同客户共同研发测试，改进设备，最终完成客户需求。

“目前我们的设备在这一客户处表现出来的稳定性和产能都胜出了国际知名品牌，这一客户的产品保有量超过 150 台，与国际品牌相比，客户节省资本超一千万人民币。”李焕然表示。

凭借技术和服务优势，同时在行业产能和设备不足的情况下，国内封装厂对国产求焊机的态度更加积极开放，凌波微步拥有更多进入市场的机会。

李焕然称，目前公司已经在同国内排名前三封测公司中的两家公司接触，目前公司产能压力很大，正在逐步扩大产能，预计明年产能能够达到 1500 台至 2000 台。

“市场对于凌波微步的设备需求量很大，订单一再激增。截止目前，凌波微步的订单额已经超过一个亿，我几乎没有看到任何一个设备领域的公司能够发展如此之快。”王震翔感慨道。

文中图片源自凌波微步官方  雷锋网雷锋网雷锋网

弥费科技表示，本轮融资资金将用于扩大公司运营规模、加大研发投资和拓展海外市场。

公开资料显示，弥费科技成立于 2014 年 11 月，是中国上海的一家科技驱动型公司，专注于生产、研发、销售适用于半导体厂的自动物料搬运系统（AMHS, Automated Material Handling System）。

作为中国首家提供半导体产业的自动化传送系统供应商，弥费科技自 2016 年起陆续为国内外多个 8 英寸和 12 英寸晶圆厂提供 AMHS 产品，包括调度软件、传送及存储设备，并为 40/28 纳米及以下先进工艺节点提供净化设备，主要客户覆盖国内外知名晶圆代工厂。

在晶圆厂中，AMHS 是工厂稼动率及品质一致性的重要保证之一。以目前中国大陆量产的 28nm 工艺节点为例，一个 4 万片月产能 28 nm工艺节点的全自动晶圆厂每天的晶圆盒传送量超 10 万次，此时 AMHS 系统就会发挥作用，其高效率、高可靠和低尘、低振动的特点，能够提高效率和晶圆生产品质，因此成为先进工艺晶圆厂大规模量产的必备系统。

弥费科技创始人兼 CEO 缪峰告诉雷锋网，过去很长一段时间，用于半导体晶圆厂的 AMHS 系统几乎被国外的半导体设备公司垄断，弥费科技的出现正在打破这一局面。

不过，缪峰同时表示：“我们只是短期内聚焦在半导体晶圆厂这一重要的细分赛道，未来将依托于在这一赛道积累的核心竞争力，向其他智能制造领域拓展。”

弥费科技团队核心成员均来自国内外一线集成电路晶圆厂和半导体设备公司，创始人兼 CEO 缪峰在集成电路及微电子行业已积累 15 年经验，曾在数家半导体晶圆厂和半导体设备厂商担任一线技术岗位，是晶圆厂自动化生产方面的专家。

对于此次融资，缪峰表示：“伴随过去几年的探索，公司从 AMHS 外围产品开始，现已步入了核心产品研发阶段，需要更多人才助力加速核心技术突破。A 轮融资是弥费科技踏入资本市场的第一步，也是加速公司为晶圆厂客户提供整套 AMHS 的重要一步，我们希望通过人才、资本与产业资源的汇聚，成为真正具备国际竞争力的半导体设备企业。”

雷锋网雷锋网

每种缺陷检测技术都涉及到各种权衡，但由于EUV引起的随机缺陷最终会影响芯片的性能，在晶圆厂里使用一项或多项检测技术是非常必要的。

EUV光刻用于晶圆厂的芯片生产，它使用一个巨大的扫描仪在高级节点上对芯片的微小特征进行图案化，在操作中，EUV的扫描仪产生光子，最终与晶圆上的光敏材料光刻胶相互作用，以形成精确的特征化图案。

不过，并不是每次都可以实现精确图案化，在EUV中，光子撞击光刻胶发生反应且这一动作重复多次，这些过程充满不可预测性和随机性，可能会产生新的反应，也就是说EUV光刻工艺容易出现所谓的随机性，是具有随机变量的事件，这些变化被统称为随机效应。随机效应有时会导致芯片中出现不必要的接触缺陷或有粗糙度的图案，两者都会影响芯片的性能，甚至导致设备出现故障。

EUV光刻机，图片源自ASML

在过去的几年中，这些问题在传统的光刻技术中基本被忽略了。但对于EUV而言，随机效应成为主要问题之一，越高级的节点，随机效应越严重。尽管该行业已经找到了通过改进光刻胶和工艺来缓解问题的方法，但随机效应引发的缺陷依然会突然出现，给代工供应商及客户带来麻烦。

“这意味着随机性作为一个重要问题永远不会消失，”Fractilia 的 CTO Chris Mack 说。“有时在10纳米或7纳米节点附近，随机效应成为图案变化的主要来源。这主要是因为所有其他变化来源都在变小。随机效应却没有——或者至少它没改进得那么多或那么快。在总变化中，随机效应变化所占比例越来越大。”

因此，了解这些影响势在必行，并且在晶圆厂中定位芯片中随机效应引起的缺陷也同样重要。幸运的是，最近有几家公司开发了各种工具，可以在当今EUV工艺中定位甚至预测芯片中的这些缺陷。展望未来，面对5nm以及更先进的节点，一些厂商正在推出新方法或改进方法查找或预测这些缺陷，包括：

• 设备供应商正在突破光学检测的极限，以检测随机效应引起的缺陷；

• 一类新的电子束检测工具正在为此应用发展；

• 新的软件工具正在开发中，使用户能够对缺陷进行分类、建模和预测；

• 电气测试也在进行中。

令人困扰的随机效应

一颗芯片的诞生需要经过多重工艺步骤，光刻一直是最为复杂的工艺之一。多年来，芯片制造商使用基于193nm波长光刻系统在芯片上进行特征图案化，但当工艺节点达到5nm时，使用多重图案化变得十分困难。

EUV简化了传统光刻流程，使芯片制造商能够扫描7nm及以下的特征图形。“当您使用EUV时，光罩的次数就会减少，这是因为EUV将行业带回了单一模式，193nm的图案浸没需要更多的高级节点掩膜。” D2S的首席执行官藤村明（Aki Fujimura）说：“有了EUV，掩膜次数减少了，但每层EUV光罩成本更贵。”

图一：典型的光刻处理步骤顺序。来源：Fractilia

2018年，三星和台积电就在7nm节点使用了EUV光刻，现在这两家公司都在5nm处使用EUV光刻，其他公司也正在开发用于芯片生产的EUV光刻机。

芯片制造商正在使用ASML的EUV光刻机进行芯片生产，该系统采用13.5nm波长0.33数值孔径透镜，分辨率为13nm，每小时可处理135至145个晶圆，ASML计划在2021年出货40套EUV系统，并在2022年再出货55套。

与此同时，在先进节点上，芯片制造商面临一些挑战。先进逻辑工艺在晶圆厂中可能有600到1000道甚至更多步骤，每一步都可能出现问题，导致芯片出现缺陷，因此，芯片制造商在晶圆厂中需要检测和计量设备，检测系统发现晶圆上的缺陷，计量工具测量结构。

这是一个复杂的过程。例如，原子力显微镜（AFM）是晶圆厂中使用的一种计量工具类型。“使用AFM，我们可以在整个晶圆的不同芯片和裸片上检测大约50微米的区域，关键应用之一是查看顶线粗糙度——能够将这些印制图案中的断线和缺陷与之后的缺陷相关联，”Bruker高级应用工程师Sean Hand说道。

缺陷可能会出现在其他地方，在操作中，EUV扫描仪应该在芯片中创建各种图案，例如微小的接触孔、线条和通孔，并且具有良好的均匀性。但有时，扫描仪可能无法图案化所需线条，出现换行符，无法打印每一个接触孔，出现缺失接触，其他情况下，该过程还会导致一个或多个孔合并，出现“接吻接触”（kissing contacts）。

换行符、缺失接触和接吻接触都被认为是随机效应引起的缺陷，另一个随机效应是线边缘粗糙度（LER）。LER被定义为特征边缘与理想形状的偏差，不随特征大小而缩放，因此是有问题的。

TEL的关键工艺工程师 Charlotte Cutler在一篇论文中说：“随着 ArFi 和极紫外光刻中线条关键尺寸减小，从这些线条测量的粗糙度的大小可能是图案线宽的很大一部分。” DuPont 和 Fractilia 也为这项工作做出了贡献。

许多人将随机缺陷归咎于光刻胶，但光刻胶并不是唯一的问题，另外，所有随机缺陷都是有问题的。“例如，如果我们不能使我们的特性足够平滑，那么我们的晶体管就会有太多的漏电流，其性能就会很差，” Fractilia的Mack说。

图2：Fractilia:技术检测芯片中出现的缺陷。来源：Fractilia

相比193nm光刻机，EUV光刻机随机缺陷更严重

随机性引起缺陷的根本原因可以追溯到EUV过程本身，该过程从晶圆厂下方的激光单元开始。首先，激光脉冲被发射，然后进入晶圆厂EUV扫描仪。

与此同时，扫描仪中，一个小装置高速滴落微小的锡滴，激光脉冲中微小的锡滴产生光子，光子在扫描仪内的几个镜子上反射，撞击晶圆上的抗蚀剂，化学放大抗蚀剂（CAR）和金属氧化物抗蚀剂是两种常见的EUV抗蚀剂类型。

抗蚀剂有助于在芯片上形成所需的图案，尽管这是一个复杂的过程。“在光刻中，晶圆片上涂有一种称为光刻胶的光敏材料，一些地方暴露光刻胶，一些地方不暴露，光透过掩模板，蚀刻掉暴露的区域，而覆盖的区域仍然受到保护（在正性光刻胶的情况下），最终得到特征图案，其尺寸和密度由原始光刻胶图案决定，将器件设计复制到晶圆上的薄膜上，” Lam Research副总裁 Richard Wise在博客中解释道。

“当光子击中抗蚀剂时，会引发连锁反应，改变材料结构，使其更易溶解，以便在随后的显影步骤中被冲走。光子被光刻胶吸收后产生电子，电子产生次级电子，次级电子集中光酸产生剂，产生光酸，但光刻胶经过烘烤后，光酸将通过材料进行扩散。”

更复杂的是，基于能量与波长的基本关系：波长越小，光子能量越大，EUV单光子的能量是193nm波长单光子能量的14倍，因此光源总功率一定下，从光源发射出的光子数量则会减少，完成一次曝光所消耗的光子数目随之减少，在相同的曝光下，EUV的光子数量要少14倍。

这相当于，假设您有20美元，可以是2000个便士币，同时也是80个面值为25美分的硬币，那么一个面值为25美分的硬币相当于一个便士币的25倍。

光子也是如此，假设在一个插图中，便士币代表193nm的光子，而25美分的硬币代表EUV光子，便士币的光子数量更多。

在光刻工艺中，其想法是产生尽可能多的光子。理论上，这可以确保您以较少的变化在芯片上图案化所需特征。“因此，光子数量越大，作为平均值的一部分变化就越小，”Fractilia 的 Mack 说。“因此，光子数量越少，变化就越大，这就是所谓的光量子散射噪声。”

基本上，193nm光刻扫描仪以更少的能量产生更多的光子。相比之下，EUV产生的光子更少，这意味着该过程中存在更大的统计变化概率。

在另一个例子中，假设一个芯片有许多微小的立方体区域。“然后，您会看到该立方体中有多少光刻胶光敏部分的分子，以及该立方体中吸收了多少光子，”麦克说。

理想情况下，光子将均匀地分散和被吸收在每个立方体区域中，但实际情况并非如此，假设48个EUV光子可能会被一个立方体吸收。在下一个立方体中，可能会变成36个光子被吸收，这是一个随机变化。

更加复杂的是，每个节点的特征尺寸都较小。因此，您有一个更小的立方体区域，且光子的数量更少，这意味着更高的随机概率。

那么这一切在晶圆厂中是如何进行的呢？前文所述，芯片制造商使用单一图案化方法在 7nm 处插入 EUV。在单次图案化中，您将特征图案放在一个掩模上，然后使用单次光刻曝光将它们打印在晶圆上。最初，芯片制造商希望使用剂量为 20 mJ/cm² 的EUV 抗蚀剂。

“剂量是光刻胶在光刻曝光系统曝光时所承受的能量（每单位面积），”麦克解释说。

在较低剂量 (20mJ/cm²) 下，芯片制造商可以以高吞吐量打印精细特征。但是较低的剂量也意味着更少的光子，以及更高的随机概率。

因此，芯片制造商在 7nm 处使用更高的剂量，大约为 40mJ/cm²及以上，但也有一些权衡。更高的剂量会转化为更多的光子，但扫描仪的吞吐量会受到影响。

同时，在 7nm 处，EUV 单次图案化用于打印间距从38nm到36nm特征图案。但是单图案EUV在 32nm 到 30nm 间距达到了它的极限。

超过 30nm 间距，则需要 EUV 双图案化，这属于5nm和3nm节点。双图案 EUV需要将芯片图案分成两个掩模，然后将每一层打印为单独的层。

EUV 双重图案化更昂贵，因为该过程中有更多步骤。另一方面，您可以使用更高的剂量打印更大的特征，从而减少随机效应。

“随机性仍然是一个问题，但 EUV 双重模式缓解了其中的一些担忧，”Lam的Wise说。“EUV 双图案化虽然成本更高，但其优势在于使 EUV 能够以更易于管理的间距运行。例如，如果您想打印 30nm 间距线，则可以使用直接打印来完成。但是随机性是一个重大挑战，因为随机性中最重要的因素是CD或正在打印的特征的大小。通过打印更大的尺寸，您基本上可以在给定的特征中捕获更多的光子，并且随机性得到改善。因此，您的权衡是在 EUV 双重图案的成本与随机性改进之间进行权衡。”

预测和定位EUV缺陷的N种方法

如今，芯片制造商正在研发5nm光刻机，也可以用在3nm以及更高级节点的芯片制造。“原则上，间距越小，随机性越大，解决这些问题的挑战性也越大，”Imec高级光刻项目主管Kurt Ronse说。

另一方面，业界已经改进了EUV抗蚀剂和工艺。“从7nm到5nm到3nm的时间范围内，我们建立更好的理解和材料可用性，意味着5nm和3nm的缺陷正在下降，从而同提高量产水平，”Ronse说。

尽管如此，定位和预测芯片中随机效应引起的缺陷仍然是必不可少的，在晶圆厂中，有许多方法可以定位这些缺陷，包括光学检测、电子束技术和电气测试，还有各种软件工具。

多年来，芯片制造商一直依靠两种设备——电子束和光学检测系统——来发现芯片中的缺陷。光学检测系统是晶圆厂的助力工具，在操作中，晶圆片被插入监测系统中，光源产生照亮晶圆片的强光，收集光并数字化图像。该系统拍摄裸片时，将其与没有缺陷的芯片进行比较。

光学检测系统不仅用于发现常见的物理缺陷，还用于定位EUV随机引起的缺陷，与其他技术相比有几个优点。

“随着生产实施和抗蚀能力的提高，随机引起的缺陷率得到显著改善，但它仍然存在。”KLA过程控制解决方案主管Andrew Cross说：“随机效应引起的缺陷，无论图案类型如何都可能发生。我们看到传统的CD和较新的热点电子束计量都无法在如此低的缺陷密度范围内单独标记这些缺陷。这推动了对大面积和高覆盖率检测的需求，并具有捕捉关键图案缺陷的敏感性——光学检测系统支持的要求，特别是宽带等离子光学检测。”

随机效应的本质是随机，往往以最高频率影响弱模式。“因此，需要有效的进程窗口发现是至关重要的，”Cross说：“进程窗口通常能够识别在焦点和剂量方面最薄弱的结构，由于一个特定结构通常在一个设计中重复数千或数万次，因此预测哪个可能由于设计本身、掩膜或其他工艺交互而失败，跨芯片或跨晶圆，同样需要高覆盖率的光学检测技术。

随机性通常发生在系统学单独定义的过程窗口内，电子束或光学监测都可以提供有效的解决方案，具体取决于随机性的水平及其对特定设计的影响。在这个发现过程中，我们可以尝试区分随机性和纯系统缺陷。系统性通常影响设计结构中的同一点，例如，特定的角点或线端。随机变量影响最普遍的弱结构，但它们不会影响设计结构钟的同一点。准确的基于设计的分块有助于区分随机性和系统性。”

除了随机性的检查和经验发现之外，模拟还可以成为预测随机性的关键推动因素。“至于通过模拟预测随机性，有效且准确的模型是最大的挑战。基于模型的全芯片随机缺陷率预测可能是一种有效的策略，这取决于准确性和速度。这里的挑战是保持基于物理模型的准确性，并具有足够的吞吐量来覆盖设备，”Cross 说。

光学检测也有一些优势。“光学检测的优势在于它可以在短时间内扫描完整的晶圆。通过这种方式，可以测量每平方厘米的缺陷数，因此芯片制造商可以估算其芯片的良率，”Imec的Ronse说。“光学检测的分辨率可能不足以捕捉最小的缺陷，寻找换行符是一项挑战。”

同时，还有其他方法可以发现芯片中随机效应引起的缺陷，即使用电子束技术的工具，例如 CD-SEM 和大规模CD计量。

一些供应商已经开发了大量的CD计量工具。基本上，该工具是具有计量功能的增强型电子束检测系统，它们使用户能够在更大的视野中发现缺陷。

在电子束检测中，晶圆片被装入系统，该系统发出电子束，与被扫描材料中的电子相互作用。这会发送回映射的信号。电子束检测具有比光学更好的分辨率，但速度较慢。

晶圆厂设备供应商 Tasmit 是最新一家开发大规模CD计量系统的公司。Tasmit的新工具通过三个步骤识别EUV工艺中的缺陷。

首先，将工具设置为SEM模式；然后，它执行检查和计量功能以从晶圆片收集缺陷和CD数据；最后，进行大规模检查和场内CD计量步骤。

使用16μm检查模式，可实现2.6 hr/mm² 的吞吐量。“我们已经在 32 纳米线或间距图案上显示了平均CD和断裂类型缺陷率之间的高度线性相关性。此外，预计缺陷率低至0.89个缺陷/ mm²，”来自Tasmit的 Seulki Kang 在一篇论文中说。Imec 为这项工作做出了贡献。

还有其他方法。在最近的一篇论文中，ASML描述了一种新的物理随机边缘放置误差(SEPE) 模型的开发，这与其电子束检测工具一起用于定位缺陷。

SEPE模型包含多个影响轮廓不确定性的因素，包括光信号分布、光子和光酸化学动力学、抗蚀剂分布和工艺窗口。

使用这个模型，光刻模拟在整个芯片设计中运行。然后，生成随机变化模型。“根据模拟的 SEPE，计算每个关键切割线位置的失效概率。每个模式组的失败概率定义为总体和缺陷概率的乘积。模式失效概率用于通过对缺陷严重性进行排序来识别顶级热点，”来自 ASML 的 ChangAn Wang 在最近的一篇论文中说。“然后，顶部热点的位置用于指导检测工具查找晶圆上的缺陷并验证故障概率预测。”

与此同时，多年来，临界尺寸扫描电子显微镜 (CD-SEM) 一直是晶圆厂的主要计量工具。CD-SEM 还用于测量芯片中的 LER。

CD-SEM 的工作方式类似于电子束工具，可以有许多应用。但是对于 LER 测量，CD-SEM 有时容易在结果上出现错误偏差。

最近，Fractilia 推出了一种软件工具来克服这些测量 LER 的问题，该工具称为 MetroLER，可与来自不同供应商的 CD-SEM 协同工作。

Fractilia 的技术分离了由偏差引起的 CD-SEM 错误。然后，它使用称为功率谱密度 (PSD) 的技术预测粗糙度的影响。“PSD 是一种数学技术，用于统计表征粗糙边缘，”Fractilia 的 Mack 解释说。

Fractilia现在正在解决另一个图案化挑战——接触孔。在最近的一篇论文中，Fractilia和 Imec描述了使用 MetroLER 分析接触孔的自动化方法的开发。

在一项研究中，研究人员分析了间距从 46nm到 56nm的孔。“使用MetroLER实现了自动化分解步骤的目标，从而减少了花费的时间和出错的可能性，”Imec的研究员Joren Severi 说。

同时，还有另一种寻找随机缺陷的解决方案——电气测试。为此，您可以在结构上图案化接触，然后对结构进行电气测试。

“这些是常规的在线电气测试，如果某些线路断线或桥接，测得的电阻会表明存在故障。可以大面积覆盖，测量速度非常快，”Imec的Ronse说。

结论

EUV很重要，它使行业能够在下一个节点对设备进行模式化。但是，有时EUV会出现缺陷和故障。因此，从一开始就采取预防措施很重要。

雷锋网编译，原文作者Mark LaPedus。雷锋网雷锋网

原文链接：https://semiengineering.com/finding-predicting-euv-stochastic-defects/

类似于著名的生理学家伊万·巴甫洛夫（Ivan Pavlov）将使狗与食物关联起来，美国西北大学（Northwestern University）和香港大学的研究人员成功地使光线和压力的反应形成关联。

这项研究在4月30日发表在《自然通讯》（Nature Communications）杂志。

该设备的秘密在于其新颖的有机电化学“突触晶体管”，该晶体管可以像人的大脑一样同时处理和存储信息。研究人员证明，该晶体管可以模仿人类大脑中突触的短期和长期可塑性，并随着时间的推移而学习。

新型晶体管和电路具有类似大脑的能力，可以克服传统计算的局限性，包括兼顾能耗和性能，以及多任务执行的能力。这种类似大脑的设备还具有更高的容错能力，即使某些组件出现故障，也可以继续平稳运行。

 “尽管现代计算机非常出色，但人脑在某些复杂的，非结构化的任务（例如模式识别、运动控制和多传感器集成）中可以轻松胜过计算机。”Northwestern的资深作者乔纳森·里夫奈（Jonathan Rivnay）表示： “这要归功于突触的可塑性，它是大脑计算能力的基本组成部分。这些突触使大脑能够以高度并行，容错和节能的方式工作。在我们的工作中，我们证明了模仿生物突触关键功能的有机塑料晶体管。”

Rivnay是西北麦考密克工程学院的生物医学工程助理教授，他与香港大学机械工程学副教授Paddy Chan共同领导了这项研究。Rivnay小组的博士后研究员Xudong Ji是该论文的第一作者。

现有计算系统的问题

常规的数字计算系统具有独立的处理和存储单元，从而导致数据密集型任务消耗大量能量。受人脑中组合的计算和存储过程的启发，研究人员近年来寻求开发出更像人脑那样运行的计算机，并配备了功能类似于神经元网络的设备。

 “我们当前的计算机系统的工作方式是将内存和逻辑物理分开。”Ji说： “执行计算需要将该信息发送到存储单元，然后，每当您要检索该信息时，都必须对其进行调用。如果能够将这两个单独的功能结合在一起，则可以节省空间并节省能源成本。”

通过将单个突触晶体管连接到神经形态电路中，研究人员证明了它们的设备可以模拟联想学习。来源：西北大学

当前，记忆电阻器或“忆阻器”是最先进的技术，可以执行组合的处理和记忆功能的器件，但忆阻器的开关成本高昂且生物相容性较差。这些缺点导致研究人员找到了突触晶体管，特别是有机电化学突触晶体管，该晶体管以低电压，连续可调的存储方式运行，并且对生物学应用具有高度的兼容性。尽管如此，挑战仍然存在。

Rivnay说：“即使是高性能的有机电化学突触晶体管，也要求将写操作与读操作分离。因此，如果要保留内存，则必须将其与写过程断开连接，这会使集成到电路或系统中的问题进一步复杂化。”

突触晶体管如何工作？

为了克服这些挑战，西北大学和香港大学团队在有机电化学晶体管中优化了一种导电塑料材料，可以捕获离子。在大脑中，突触是一种结构，神经元可以使用称为神经递质的小分子，通过该结构将信号传输到另一个神经元。在突触晶体管中，离子的行为类似于神经递质，在末端之间发送信号以形成人工突触。通过保留捕获离子的存储数据，晶体管可以记住以前的活动，从而可以长期保持可塑性。

研究人员通过将单个突触晶体管连接到神经形态电路中以模拟联想学习，展示了其设备的突触行为。他们将压力和光传感器集成到电路中，并训练电路将两个不相关的物理输入（压力和光）彼此关联。

联想学习中最著名的例子也许是巴甫洛夫的狗，它在遇到食物时会自然流口水。在对狗进行训练使铃铛与食物相关联之后，当狗听到铃铛的声音时也开始流口水。对于神经形态电路，研究人员通过用手指按压施加压力来激活电路。为了调节电路使光与压力相关联，研究人员首先对LED灯泡施加了脉冲光，然后立即施加了压力。在这种情况下，压力是食物，光是铃声，设备的相应传感器检测到两个输入。

经过一个训练周期后，电路在光和压力之间建立了初始连接。经过五个训练周期后，电路将光与压力显着关联。光单独能够触发信号或“无条件响应”。

未来的应用

由于突触电路是由柔软的聚合物（例如塑料）制成的，因此可以很容易地在柔性电路板上制成，并且可以轻松地与活组织甚至大脑连接的设备集成，也可以集成到柔软的可穿戴的电子设备，智能机器人和可植入设备中。

“虽然我们的成果是概念证明，但我们提出的电路可以进一步扩展，以包括更多的感官输入，并与其他电子设备集成在一起，以实现低功耗计算。” Rivnay说，“由于它与生物兼容，因此该设备可以直接与活组织接触，这对于下一代生物电子学至关重要。”雷锋网

雷锋网编译，原文链接：https://techxplore.com/news/2021-04-brain-like-device-simulates-human.html 雷锋网